LMK04906BISQ

Característiques clau

Tipus:Netejador i generador de fluctuacions de rellotge

Referència d'entrada:Fins a 1,4 GHz (entrada diferencial)

Freqüència de sortida:Fins a 1,4 GHz (LVPECL), 800 MHz (LVDS) o 250 MHz (LVCMOS)

Nombre de sortides:14 sortides en total (7 parells diferencials, configurables com a 14 finals simples)

Tipus de sortida:LVPECL, LVDS o LVCMOS

Rendiment de jitter:

< 100 fs typical RMS jitter (12 kHz to 20 MHz offset)

Soroll de fase ultra-baix en freqüències àmplies

Configuració PLL:PLL duals (PLL1 + PLL2) per a l'atenuació del jitter i la multiplicació de freqüència

Interval de freqüència VCO:2,37 GHz – 2,60 GHz

Font d'alimentació: 3.3 V ±5%

Interfície de control:Interfície sèrie SPI

Característiques integrades:

En-xip VCO i divisors programables

Funcions SYSREF i SYNC per al suport JESD204B/C

Retard digital i ajust de fase per sortida

Modes de retenció i zero-retard

Temperatura de funcionament:–40 graus a +85 graus (grau industrial)

Tipus de paquet:WQFN de 64 pins (9 mm × 9 mm)

RoHS / REACH:Compleix i lliure de Pb-

Aspectes destacats del rendiment

L'arquitectura dual-PLL permet una neteja flexible del jitter i la síntesi de freqüència

Admet latència i sincronització deterministes (compatible amb JESD204B/C)

Excel·lent nivell de soroll i rendiment de soroll de fase per al rellotge ADC/DAC

Retard fi per-sortida i control divisor per a l'alineació de temps multi-canal

Arbre de rellotge altament programable amb control SPI

Aplicacions

Convertidors de dades-d'alta velocitat (sincronització ADC/DAC)

Generació i sincronització del rellotge JESD204B/C

Estacions base sense fil i cèl·lules petites

Equips de prova i mesura

Sistemes de fons de xarxa i comunicacions

Solucions de temporització FPGA i DSP